Thiết Kế Logic Mạch Số Với VERILOG HDL
45.000 ₫
Kios GIÁO TRÌNH ĐẠI HỌC BÁCH KHOA
Địa chỉ: số 142 Kios 86 (142/86) Tô Hiến Thành, phường 14, quận 10, TP.HCM
DANH MỤC :
Mô tả khóa học
Hình ảnh lớp học
Cảm nhận học viên
Giới thiệu chung
- Giáo trình Thiết Kế Logic Mạch Số Với VERILOG HDL nhằm cung cấp cho độc giả những khái niệm và cách thiết kế chi tiết trong lĩnh vực Thiết kế logic số, chủ yếu nhằm phục vụ cho sinh viên năm 2 hoặc năm 3 ngành Điện tử, Máy tính và Công nghệ thông tin.
- Giáo trình sẽ trình bày và giải thích các nội dung chính với nhiều ví dụ đơn giản, từ đó đưa ra nhiều bài tập để thực hành. Thông qua cuốn giáo trình, độc giả sẽ được trang bị các kiến thức nền tảng về thiết kế mạch logic số đồng thời minh họa cách thiết kế dựa trên công cụ máy tính (CAD – Computer – Aided Design) với ngôn ngữ miêu tả phần cứng Verilog HDL.
Thông tin chi tiết
Nội dung đang được cập nhật